基于FPGA的卷积神经网络加速模块设计

梅志伟,王维东

Design of Convolutional Neural Network acceleration module based on FPGA

Zhiwei Mei,Weidong Wang

表6 与其他加速器在VGG?16卷积层加速效果对比

Table 6 The acceleration performance of convolutional layers and other accelerators in VGG?16

VGG?16加速	[13]	[14]	[15]	本文方案
年份	2016	2018	2018	2020
FPGA	Stratix?V GSD8	Zynq XC7Z045	Virtex7 VX690T	Virtex7 VX485T
时钟	120 MHz	150 MHz	150 MHz	100 MHz
数据	16 bits	16 bits	16 bits	16 bits
DSP	1963	780	2833	588(21%)
BRAM	2567	486	1248	288(28%)
性能(GOPS)	136.50	187.80	488.00	189.03
DSP性能效率 (GOPS/DSP)	0.070	0.241	0.172	0.321