基于FPGA的卷积神经网络加速模块设计

梅志伟,王维东

Design of Convolutional Neural Network acceleration module based on FPGA

Zhiwei Mei,Weidong Wang

表5 与其他加速器在AlexNet卷积层加速效果对比

Table 5 The acceleration performance of convolutional layers and other accelerators in AlexNet

AlexNet加速	[12]	[13]	[8]	本文方案
年份	2015	2016	2017	2020
FPGA	Virtex7 VX485T	Stratix?V GSD8	Arria10 GT 1150	Virtex7 VX485T
时钟	100 MHz	120 MHz	270.8 MHz	100 MHz
数据	32 bits	16 bits	32 bits	16 bits
DSP	2240	1963	1290	588(21%)
BRAM	1024	2567	2360	288(28%)
性能(GOPS)	61.62	72.4	406.10	113.55
DSP性能效率 (GOPS/DSP)	0.027	0.037	0.315	0.193