一种基于有源真时延的低复杂度波束形成器设计

图1 真时延多波束天线阵列接收器

Fig.1 TTD multiple antennas array receiver

图2所示为本文的新型基于有源真时延技术的多波束形成架构图，该多波束形成架构可同时接收四路差分信号以及输出四路差分信号.该架构包括四条传输延时线，信号经过低噪声放大器的放大后，通过控制延时路径长短产生精确延时，对每个天线的RF信号进行一定延时，弥补信号到达天线的延时差，并定向传输到不同的加法器进行合成.考虑到延时单元的群延时会受输出端负载值的影响，设计避免了不同信号从同一真时延单元输出，并在所有未接入加法器的真时延单元输出端添加一个标准负载，以保证延时的稳定性和一致性.

图2

图2 本文提出的基于有源真时延的波束形成架构

Fig.2 Proposed beamformer architecture based on active true⁃time delay

图3a和图3b展示了来自空间中的RF信号入射到天线阵列后的流动情况.信号从天线1，2，3，4到输出端口1的延时分别为0τ，1τ，2τ，3τ，相邻天线间的延时差是τ；信号从天线1，2，3，4到输出端口4的延时分别为1τ，4τ，7τ，10τ，相邻天线间的延时差是3τ.由于延时间隔相同，因此来自某一固定方向的RF信号可以通过线性天线阵列在输出端口进行同相相干叠加，实现角度为θ的波束角度.同理OUT2和OUT3也相应实现对称角度的波束，因此实现了四个方向的波束.

图3

图3 波束形成架构信号流向图

Fig.3 Signal flow diagram of the beamformer architecture

本文所提出的架构的优点在于通过有源延时单元的路径共享，不仅降低了延时单元数量，节省了大量面积，而且获得比无源单元更加稳定的群延时，网络化的结构也使得系统可以同时得到多个波束输出.

2 电路结构

2.1　低噪声放大器

采用噪声抵消技术^[15]的宽带低噪声放大器，不仅能放大从天线接收的微弱信号，还有改善噪声特性、提高信噪比的作用.本文所设计的差分低噪声放大器如图4所示.

图4

图4 差分低噪声放大器结构原理图

Fig.4 Schematic diagram of the differential LNA

差分低噪声放大器电路左右对称，现就单独一半进行分析：其输入阻抗可表示为：

Z_{i n} = (\frac{1}{g_{m 1} + g_{m 2}}) (1 + \frac{R_{1}}{R_{L}})

(1)

其中g_m₁和g_m₂是M1和M2的跨导，R_L表示M1和M2的并联输出阻抗，其值远大于R₁.当Z_in=R_s/2，M1的沟道热噪声是在亚微米CMOS器件中的主要噪声，可以建模为一个噪声电流源I_n.一部分热噪声电流αI_n（0<α<1）通过R₁和R_s/2流出M1，并导致两个处于阵列中的相关的噪声电压节点X和Y能被表示为：

V_{X, n} = α I n R_{s} / 2

(2)

V_{Y, n} = α I n (R_{1} + R_{s} / 2)

(3)

则第一级噪声电压的增益为：

\frac{V_{Y, n}}{V_{X, n}} = \frac{R_{1} + R_{s} / 2}{R_{s} / 2}

(4)

V_X,n经过M4放大到输出，在传统的噪声消除结构，第二级电压增益是：

A_{v 2} = g_{m 4} (\frac{1}{g_{m 6}} / / R_{L 2})

(5)

其中，g_m₄和g_m₆分别是M4和M6的跨导，R_L2约为M7的输出阻抗，这是由于共源共栅结构M4和M5的输出阻抗远大于R_ds7.当负载为50 Ω，第二级的电压增益为A_v₂/2，M6的电压增益为0.5，则其输出噪声电压可以表示为：

V_{o u t, n} = V_{Y, n} / 2 - V_{X, n} A_{v 2} / 2

(6)

噪声消除的最优条件为V_out,n=0，即：

A_{v 2} = \frac{R_{f} + R_{s} / 2}{R_{s} / 2}

(7)

本文提出的LNA中，输入节点处的信号通过电容耦合到附加偏置晶体管M7.所以当负载为50 Ω时，其电压增益为：

A_{v 2'} = \frac{g_{m 4} + g_{m 7}}{2 g_{m 6}}

(8)

式(8)表明，在M7的帮助下，可用更小的M4器件来满足噪声消除条件，因而减小了电流和芯片面积.此外，由M1，M2构成的反相器结构，通过使用电流多路复用来降低功耗，调整其尺寸，可实现差分输入阻抗匹配.共源共栅晶体管M4提高了绝缘性和通过减少来自M5的密勒效应来降低了输入电容.

2.2　真时延架构

延时系统是波束形成芯片最重要的模块，延时单元的输入输出阻抗、延时精度、频带内的延时起伏等指标决定了波束形成的效果.传输线、LC网络等无源延时单元虽然能获得较大的延时，但随着级联数的增加，电感、电容所使用的数量则越来越多，导致占用芯片面积较大，且信号可双向流动，在网络架构中易造成信号的冲突.本文采用有源真时延技术，设计的有源滤波器结构如图5所示，其芯片面积大幅度减小.

图5

图5 Gm⁃C有源滤波器原理图

Fig.5 Schematic diagram of the Gm⁃C active filter

晶体管M1，M2，M3，M4实现了一个增益为1的低通信号路径，电阻R1与M4的组合为后级的晶体管提供与输入相同的偏置电压，即V_out，DC=V_in，DC.另外，NMOS和PMOS管的电流实现了复用，降低了功耗.与传统的Gm⁃RC全通滤波器^[14]相比，去除了可变电容的使用，使得面积进一步降低.该延时电路的传输函数和低频下的延时时间为：

A v (s) = \frac{V_{o u t}}{V_{i n}} (s) = \frac{g_{m 1} g_{m 3} R L}{g_{m 2} + s C_{g s}}

(9)

τ \approx \frac{C_{g s}}{g_{m 2}}

(10)

其中，C_gs为M2和M3晶体管的寄生电容C_gs2/C_gs3的值，R_L是输出端的负载阻值.

通过分析，M4也会在输出端引入寄生电容C_gs4，由此产生一个不希望的极点和获得额外的延时，同时降低了有效带宽.因此本设计采用有源电感峰化技术，通过添加电阻R2到M4的栅极和漏极之间，将M4转换为一个“有源电感”.该有源电感器的阻抗为：

Z_{A - i n d (s)} = \frac{1}{g_{m 4}} \frac{s R_{2} C_{g s 4} + 1}{s \frac{C_{g s 4}}{g_{m 4}} + 1}

(11)

选择合适的R₂=1/g_m₄，使得Z_A⁃ind=1/g_m₄，可有效扩展带宽.图6展示了添加电阻R2前后的真时延单元增益仿真对比，可看出电阻R2对带宽的提高有显著效果.综合考虑偏置、匹配等各种因素，优化各晶体管和电阻参数，就能得到所需群延时.

图6

图6 电阻R2对真时延单元增益的影响

Fig.6 Influence of R2 on gain of the true⁃time delay unit

2.3　加法器

加法器完成的功能是检测各路延时链合适的节点信号，汇聚成一路信号，最终叠加输出.电路设计中，在电流域中实现加法比在电压域中更容易实现，如采用电流镜实现，晶体管本身扮演者电压控制电流源器件，栅极检测电压，转换成漏极电流，通过镜像管叠加电流输出.考虑到本设计的工艺为BiCMOS工艺，HBT异质结三极管在提供更优越的高频特性的同时，非线性程度也更低.因此本文采用HBT三极管设计了加法器，利用零点成峰放大器技术优化带宽，其原理图如图7所示.

图7

图7 加法器原理图

Fig.7 Schematic diagram of the adder

加法器由两级构成，第一级是跟随器，检测电压提供缓冲，缓解第二级的输入电阻对延时链节点的影响.第二级是零点成峰放大器，通过在三极管Q₂的发射级电阻上并联一个电容C₁给电路传输函数增加一个零点来改善带宽.最终，检测到的电压信号转换成电流信号汇聚到公共节点COM处，并在公共电阻R_COM处产生所需的叠加了的电压信号输出给最后的输出匹配级.X处产生的极点由寄生电容和三极管Q₁的跨导决定，在合适的偏置下Q₁跨导足够大以至于该极点远远大于本电路工作带宽，因此可以忽略它的影响.由于第一级的增益约等于1，所以整个加法器的增益由第二级决定：

\begin{array}{l} A v (s) = \frac{V_{C O M}}{V_{X}} = \\ \frac{R_{C O M}}{\frac{1}{g_{Q 2}} (1 + s R_{1} C_{1}) + R_{1}} \times \frac{1 + s R_{1} C_{1}}{1 + s R_{C O M} C_{L}} \approx \\ \frac{R_{C O M}}{R_{1}} \frac{1 + s R_{1} C_{1}}{1 + s R_{C O M} C_{L}} \end{array}

(12)

可见，当第二级的跨导g_Q2足够大时，增益取决于负载电阻R_COM与发射机串联电阻R₁的比值.带宽可以通过电容C₁调节使得零点小于等于极点从而达到扩展带宽的目的.

3 版图设计与仿真结果

本文设计的多波束形成芯片由多级电路组成，相对带宽超过100%，并在设计过程中重点考虑了器件的摆放和信号线的走向.采用HHNEC 0.18 μm BiCMOS工艺，图8为波束形成电路的版图，在所有端口添加了ESD保护电路，包含PAD的芯片总面积为2.0 mm×1.9 mm.使用Cadence Spectre RF仿真器进行后仿真.在供电电压为1.8 V时，功耗为396 mW.工作频率0.3 G~1 GHz，图9为不同输出端的合成增益仿真结果，不同路增益随着延时级数的增加而略微增大，但在整个宽带内基本保持恒定，总增益约为25 dB，起伏不超过3 dB.

图8

图8 波束形成器版图

Fig. 8 Layout of the beamformer

图9

图9 波束形成器总增益仿真结果

Fig.9 Simulation results of total gain of the beamformer

图10为输入端口的反射系数S₁₁和输出端口的反射系数S₂₂，整个频带内S₁₁低于-13.8 dB，S₂₂低于-18 dB.在输出1和4上，每个波束的群延时仿真如图11，相邻波束的时延差分别为103 ps和309 ps.由于结构的中心对称性，到输出2的群延时与到输出1的群延关系为：IO11=IO42，IO21=IO32，IO31=IO22，IO41=IO12.到输出3的群延时与到输出4的群延时关系同理.图12展示了根据仿真数据在matlab所生成的波束形成器方向图，各波束增益基本保持一致，误差在1.5 dB以内，并随着频率的上升，天线阵的方向性越来越好.

图10

图10 波束形成器S₁₁与S₂₂仿真结果

Fig.10 Simulation results of S₁₁ and S₂₂ of the beamformer

图11

图11 波束形成器群延时仿真结果

Fig. 11 Simulation results of group delay of the beamformer

图12

图12 波束形成器方向性仿真结果(650 MHz和1000 MHz)

Fig.12 Simulation results of direction of the beamformer(650 MHz and 1000 MHz)

表1总结了本文设计的电路和其他近几年提出的波束形成电路主要性能对比.采用有源全通滤波器实现延时，通过路径共享，实现了低复杂度，与LC网络方式相比面积优势明显，与具同样功能的文献[11]比较，面积节省了80%.与同种延时方式相比，本设计能实现多个波束同时输出，且有着较低的延时波动.综上所述，本文提出的波束形成器有着小面积、多波束、延时精度高等优点，综合性能良好.

表 1 本文与其他文献的性能对比

Table 1 Performance comparison between this paper and other literatures

参数	文献[11]	文献[12]	文献[13]	文献[16]	本文
工艺	0.18 μm	0.13 μm	0.14 μm	0.13 μm	0.18 μm
带宽(GHz)	0.35~1	1~15	1~2.5	0.96~5.1	0.3~1
延时通道	4	4	4	4	4
输出端口个数	4	1	1	1	4
延时范围(ps)	0~720	0~225	0~550	0~82	0~1030
延时波动	N.A.	*14%	2%	N.A.	2.4%
增益(dB)	18.5	24	~12	~21	25
功耗(mW)	234	555	450	**30.6~52.5	396
面积(mm²)	19.995	9.92	1	N.A.	3.8
真时延技术	LC	LC	Gm⁃C	Gm⁃C	Gm⁃C

注：*根据所给延时响应估算的值，~每通道增益，**每通道功耗

新窗口打开| 下载CSV

4 结论

本文提出了一种基于有源真时延技术的低复杂度波束形成架构，通过对真时延单元共享，比传统的多波束形成架构节省了30%的真时延单元.在此基础上，基于HHNEC 0.18 μm BiCMOS工艺设计了一种全集成四入四出波束形成器，工作频段为0.3 G~1 GHz.所设计波束形成器的单通道最大延时波动为2.4%，具

有极高的延时稳定性.结合有源真延时单元的小尺寸特点，最终面积为3.8 mm²，比同功能无源波束形成结构节省80%的面积，降低成本，适用于超宽带雷达、通信和射电天文等领域.

参考文献

原文顺序

文献年度倒序

文中引用次数倒序

被引期刊影响因子

[1]

Ahmadi

， Taghavi

M H

， Belostotski

，et al .

6⁃GHz all⁃pass⁃filter⁃based delay⁃and⁃sum beam⁃former in 130 nm CMOS∥2014 IEEE 57^th International Midwest Symposium on Circuits and Systems (MWSCAS)

College Station，TX，USA：IEEE，2014：837-840.

[本文引用: 5]

[2]

Ariyarathna

， Udayanga

， Madanayake

，et al .

Design methodology of an analog 9⁃beam squint⁃free wideband IF multi⁃beamformer for mmW applications∥2017 Moratuwa Engineering Research Conference

Moratuwa，Sri Lanka：IEEE，2017： 236.

[3]

Moallemi

， Welker

， Kitchen

Wide band programmable true time delay block for phased array antenna applications∥2016 IEEE Dallas Circuits and Systems Conference

Arlington，TX，USA：IEEE，2016：1-4.

[4]

Chu

T S

， Hashemi

A true time⁃delay⁃based bandpass multi⁃beam array at mm⁃waves supporting instantaneously wide bandwidths∥ 2010 IEEE International Solid⁃State Circuits Conference

San Francisco，CA，USA：IEEE，2010：38-39.

[本文引用: 6]

[5]

Park

， Jeon

A 15~40 GHz CMOS True⁃time delay circuit for UWB multi⁃antenna systems

IEEE Microwave and Wireless Components Letters，2013，23(3)：149-151.

[6]

Rangan

， Rappaport

T S

， Erkip

Millimeter⁃wave cellular wireless networks： potentials and challenges

Proceedings of the IEEE，2014，102(3)：366-385.

[7]

Kang

D W

， Koh

K J

， Rebeiz

G M

A Ku⁃band two⁃antenna four⁃simultaneous beams SiGe BiCMOS phased array receiver

IEEE Transactions on Microwave Theory and Techniques，2010，58(4)：771-780.

[8]

Chu

T S

， Hashemi

True⁃time⁃delay⁃based multi⁃beam arrays

IEEE Transactions on Microwave Theory and Techniques，2013，61(8)：3072-3082.

[9]

Djerafi

， Fonseca

N J G

， Wu

Broadband substrate integrated waveguide 4×4 nolen matrix based on coupler delay compensation

IEEE Transactions on Microwave Theory and Techniques，2011，59(7)：1740-1745.

[10]

龚建强，褚庆昕 .

一种新型SCRLH传输线结构的设计与分析

华南理工大学学报(自然科学版)，2009，37(9)：52-56.

Gong

J Q

， Chu

Q X

Design and analysis of a novel SCRLH transmission line structure

Journal of South China University of Technology (Natural Science Edition)，2009，37(9)：52-56.

[11]

Liu

Y Z

， Zhang

， Liu

Y Y

A fully integrated 4⁃channel beamformer based on TTD phased array in 0

.18 μm CMOS. Microelectronics Journal，2018，80：81-86.

[本文引用: 3]

[12]

Chu

T S

， Roderick

， Hashemi

An integrated ultra⁃wideband timed array receiver in 013 μm CMOS using a path⁃sharing true time delay architecture.

.IEEE Journal of Solid⁃State Circuits，2007，42(12)：2834-2850.

[13]

Garakoui

S K

， Klumperink

E A M

， Nauta

，et al .

Compact cascadable gm⁃C all⁃pass true time delay cell with reduced delay variation over frequency

IEEE Journal of Solid⁃State Circuits，2015，50(3)：693-703.

[14]

Garakoui

S K

， Klumperink

E A M

， Nauta

，et al .

A 1⁃to⁃2.5GHz phased⁃array IC based on gm⁃RC all⁃pass time⁃delay cells∥2012 IEEE International Solid⁃State Circuits Conference.

San Francisco，CA，USA：IEEE，2012：80-82.

[15]

， Wang

Z G

， Xu

，et al .

A 500 kHz~1.4GHz push⁃pull differential noise cancellation LNA∥2015 IEEE International Conference on Communication Software and Networks.

Chengdu，China：IEEE，2015：182-185.

[16]

Ahmadi

， Belostotski

， Madanayake

，et al . 0.96 ⁃to⁃ 5.

1 GHz 4⁃element spatially analog IIR⁃enhanced delay⁃and⁃sum beamformer∥2017 IEEE MTT⁃S International Microwave Symposium

Honololu，HI，USA：IEEE，2017：1610-1613.